Projets Techniques
Placement de Puce par Métaheuristiques
Outil de placement VLSI automatisé pour un flux de conception de puce complet en XH018, par optimisation métaheuristique intégrée à Cadence Genus/Innovus. Projet industriel avec STMicroelectronics.
SAR ADC 8 bits avec Correction LUT
Conception mixte complète d'un SAR ADC 8 bits à 100 kS/s par charge-redistribution en XH018, avec analyse de performances en Python (DNL/INL, SNDR, ENOB) et correction numérique LUT pour améliorer la linéarité.
PWM Intégré pour Audio
Circuit intégré PWM CMOS full-custom pour audio en XH018, couvrant le flux complet du schématique au niveau transistor jusqu'au layout physique, avec vérification post-layout et sign-off DRC/LVS.
Charge-Sensitive Amplifier
Conception au niveau transistor d'un Charge-Sensitive Amplifier avec entrée cascode NMOS et shaper CR-RC², atteignant un ENC inférieur à 100 e-rms. Analyse complète de PVT corners et Monte Carlo.
Réseau de Neurones MNIST sur FPGA
Réseau de neurones dense pour classification de chiffres MNIST en VHDL sur FPGA, avec arithmétique en virgule fixe pour l'efficacité matérielle et 98% de précision.
Pipeline FFT 16 Points
FFT Radix-4 avec pipelining en VHDL pour FPGA, atteignant une amélioration de 4,4x de la fréquence maximale de fonctionnement (44 à 193 MHz) par pipelining structurel.
Instrumentation MEMS de Pression
Chaîne d'instrumentation pour un capteur de pression MEMS capacitif à ~68 kHz, avec TIA et budget de bruit par étage. Validé par simulation LTSpice et mesures expérimentales.
PCB Front-End ECG
PCB d'acquisition de signal pour ECG biomédical, conçu autour d'un amplificateur d'instrumentation à CMRR élevé avec filtrage analogique actif pour le rejet de bruit.