Proyectos Técnicos
Placement de Chip Metaheurístico
Herramienta de placement VLSI automatizado para un flujo de diseño de chip completo en XH018, mediante optimización metaheurística integrada con Cadence Genus/Innovus. Proyecto industrial con STMicroelectronics.
SAR ADC de 8 bits con Corrección por LUT
Diseño mixto completo de un SAR ADC de 8 bits por charge-redistribution a 100 kS/s en XH018, con análisis de rendimiento en Python (DNL/INL, SNDR, ENOB) y corrección digital por LUT para mejorar la linealidad.
PWM Integrado para Audio
Circuito integrado PWM CMOS full-custom para audio en XH018, desde esquemático a nivel de transistor hasta layout físico y verificación post-layout con DRC/LVS.
Charge-Sensitive Amplifier
Diseño a nivel de transistor de un Charge-Sensitive Amplifier con cascode NMOS y shaper CR-RC², con ENC bajo 100 e-rms. Análisis de PVT corners y Monte Carlo.
Red Neuronal MNIST en FPGA
Red neuronal densa para clasificación de dígitos MNIST en VHDL sobre FPGA, con aritmética de punto fijo para eficiencia hardware y 98% de precisión.
Pipeline FFT de 16 Puntos
FFT Radix-4 con pipelining en VHDL para FPGA, logrando una mejora de 4,4x en la frecuencia máxima de operación (44 a 193 MHz) mediante pipelining estructural.
Instrumentación MEMS de Presión
Cadena de instrumentación analógica para un sensor de presión MEMS capacitivo a ~68 kHz, con TIA y presupuesto de ruido por etapa, validado con LTSpice y mediciones experimentales.
PCB Front-End ECG
PCB de adquisición de señal para ECG biomédico, con amplificador de instrumentación de alto CMRR y filtrado analógico activo para rechazo de ruido.